
Simulation integrierter Schaltkreise während Hardware-in-the-Loop-Tests (HIL)
Low-Level-Bus-Simulationen für Hardware-in-the-Loop-Tests
Integrierte Schaltkreise vereinen eine ständig wachsende Anzahl von Funktionen und werden für Programmierer immer komplizierter zu handhaben. Dies führt zu einem erhöhten Bedarf, die Software zu testen, die mit ihnen zusammenarbeitet.
Das Testen solcher Systeme ist jedoch keine leichte Aufgabe. Selbst mit einem Logikanalysator, der die Dekodierung von Protokollen unterstützt, ist die Suche nach Fehlern in z. B. SPI- oder I2C-Datenströmen mühsam und nicht immer möglich. Während manuelle Tests in der Regel während der ersten Inbetriebnahme und der frühen Softwareintegration durchgeführt werden, wird die korrekte Funktion der Anwendungen, Gerätetreiber und externen Chips nach Softwareänderungen selten automatisch erneut getestet.
Mit dem miniHIL werden diese Probleme durch die Simulation der externen Komponenten gelöst. Das bedeutet, dass ein Test die volle Kontrolle über die Register und das allgemeine Verhalten des simulierten Geräts hat. Der miniHIL überprüft die Korrektheit der Kommunikationsprotokolle und die Werte der simulierten Register. Darüber hinaus kann er jederzeit absichtlich Fehler einfügen, um die Reaktion des getesteten Systems zu überprüfen. Die Testergebnisse werden sofort und automatisch ausgewertet – es ist nicht mehr notwendig, lange Datenströme zu überprüfen.
In Verbindung mit den Continuous-Integration-Funktionen des miniHIL kann die gesamte Interaktionskette vom Anwendungscode über die Gerätetreiber bis hin zur Hardware-Software-Integration auf der MCU nach jeder Codeänderung automatisch getestet werden. Sobald die Tests eingerichtet sind, lassen sich neu auftretende Fehler entlang des Software-Stacks leicht erkennen (Regressionstests).

I2C/SPI-Sensor-Simulation
Was kann der miniHIL in diesem Bereich leisten?
Langsamere Geräte, beispielsweise mit I2C-, SENT- oder UART-Schnittstellen, können direkt mit der MCU der miniHIL- Boards simuliert werden.
Für Geräte mit sehr schnellen Schnittstellen oder zufälligem Lese-/Schreibzugriff auf die Register und Geräte, die sofortige (unter µS) Reaktionen erfordern, ist die FPGA-Erweiterungskarte des miniHIL besser geeignet. Geräte, die SPI verwenden, fallen in der Regel in diese Kategorie.
Die Simulation der DUT-Umgebung ermöglicht Ihnen eine detaillierte Kontrolle über die Umgebung, in der Ihre Softwaretests ausgeführt werden. So können Sie präzise und reproduzierbare Tests erstellen, die Gerätesoftware, Gerätetreiber, HAL und die MCU-Peripheriegeräte umfassen.

Beispiele für Simulationen, die erfolgreich in den miniHIL integriert wurden
FPGA-basierte Simulationen
TLE9461ES (Automotive Power Management IC mit CAN-Transceiver und Diagnosefunktionen)
- SBC (System Basic Chip)
- Simulation der SPI-Steuerschnittstelle
- Simulation von Steuer- und Fehlerregistern
- Simulation der Failure Output (FO)-Logik
- Fehlerinjektionsfunktionen:
- Einstellen und Festhalten von Fehlerzuständen (d. h. Fehlerzustand kann nicht zurückgesetzt werden)
- Einspeisung von SPI-Bus-Timing-Fehlern (z. B. Datenflanke zu nahe an der Taktflanke)
MCP2518FD (externer CAN-FD-Controller mit mehreren Warteschlangen)
- Teilweise Simulation der SPI-Schnittstelle und der internen Register des Chips
- Fehlerinjektionsfunktionen:
- CRC-Fehler in der SPI-Kommunikation
- Timeout-Fehler
- SPI-Bus-Timing-Fehler
- Direkte Integration des miniHILs CAN-Stacks mit der SPI-Schnittstelle des MCP2518FD
- 20-MHz-SPI-Takt
Simulation von SPI-Schnittstellen verschiedener integrierter Motortreiber wie DRV8311 und anderer
MCU-basierte Simulationen
LSM6DSR IMU (Inertial Measurement Unit)
- SPI-Schnittstellensimulation
- Validierung von Schreibvorgängen in das Konfigurationsregister
- Streaming von aufgezeichneten Beschleunigungs- und Gyroskopdaten in Echtzeit MC33797 (Squib-Treiber)
- SPI-Schnittstellensimulation zur Validierung korrekter Schreib- und Lesevorgänge im Konfigurationsregister LC86L (UART-GPS-Empfänger)
- Streaming von aufgezeichneten GPS-Daten in Echtzeit (synchron mit anderen Testereignissen und dem erwarteten Verhalten des Prüflings)
